Blog

Jul 30, 2023

Demonstration eines ferroelektrischen 2D-Speichertransistors

Forscher der Tokyo Tech haben aus einem 2D-Material einen lateralen ferroelektrischen Speichertransistor hergestellt. Sie entschieden sich für α-In2Se3, das „für seine hohe Trägermobilität, einstellbare Bandlücke und Festigkeit bekannt ist.“

Forscher der Tokyo Tech haben aus einem 2D-Material einen lateralen ferroelektrischen Speichertransistor hergestellt.

Sie entschieden sich für α-In2Se3, das „für seine hohe Trägermobilität, einstellbare Bandlücke und starke ferroelektrische Eigenschaften auf atomarer Ebene bekannt ist, was es ideal für Hochgeschwindigkeitsspeicheranwendungen macht“, so die Universität.

Der Bottom-Contact-Transistor wurde hergestellt, indem eine Flocke (ca. 29 nm dick) aus α-In2Se3 auf die Kontakte getropft wurde, anstatt das Material von unten nach oben wachsen zu lassen.

„Bei der Herstellung von ferroelektrischen Feldeffekttransistoren mit Bodenkontakt durch 2D-Materialablösung wird eine große Elektrodenbreite bevorzugt, um die Gesamtausbeute zu verbessern“, sagte Tokyo Tech. „Das Erreichen nanoskaliger Kanallängen für die Nanogap-Elektroden wird jedoch zu einer Herausforderung, wenn gleichzeitig große Elektrodenbreiten verwendet werden, hauptsächlich aufgrund des erheblichen Verhältnisses zwischen Elektrodenbreite und Kanallänge.“

Die Antwort war ein Speichergerät mit einem unteren Kontakt mit Nanolückenstruktur und zwei Anschlüssen (siehe Zeichnung), das die mit α-In2Se3 mögliche Umkehrung der Polarisation in der Ebene nutzt.

Das Umdrehen wird durch Anlegen einer Drain-Spannung über einen Kanal mit einer „relativ schmalen“ Länge von 100 nm eingeleitet, so Tokio – dem Abstand zwischen den Innenkanten der Platin-Source- und Drain-Elektroden. Das Gate ist das stark n-dotierte Siliziumsubstrat, das mit einer dünnen Oxidschicht isoliert ist.

Diese laterale Struktur sei theoretisch mit der herkömmlichen Herstellung von Halbleiterbauelementen kompatibel, sagte die Universität.

Der Proof-of-Concept-Speicher schaltet den Widerstand mit einem Ein-Aus-Verhältnis von 103, einer Datenspeicherung von 17 Stunden und einer Lebensdauer von 1.200 Zyklen.

±5 V am Gate reichten aus, um das Ferroelektrikum zu polarisieren, ±20 V Wobbeln am Gate und +10 V am Drain ergaben eine Drain-Stromfluss-Hystereseschleife mit einer Differenz von knapp 10 μA zwischen den 0 Vg-Zuständen.

„Wir glauben, dass dieses Design die Art und Weise ebnen wird, wie Daten gespeichert und abgerufen werden, und spannende Möglichkeiten für verschiedene Anwendungen eröffnen wird, darunter künstliche Intelligenz, Edge Computing und Geräte für das Internet der Dinge“, sagte Teamleiter Professor Yutaka Majima.

Einzelheiten zur Forschung finden Sie in „Bottom contact 100 nmchannel-length α-In2Se3 in-plane ferroelectric memory“, veröffentlicht in Advanced Science. Die Arbeit ist klar geschrieben und kann ohne Bezahlung gelesen werden.