Blog

Jun 06, 2023

Das Verständnis der Auswirkungen einer effizient optimierten Unterlappungslänge auf analoge/HF-Leistungsparameter von GNR

Scientific Reports Band 13, Artikelnummer: 13872 (2023) Diesen Artikel zitieren 101 Zugriffe auf Metrikdetails Ziel dieser Studie ist die Untersuchung der analogen/HF-Leistungsmerkmale von Graphen

Scientific Reports Band 13, Artikelnummer: 13872 (2023) Diesen Artikel zitieren

101 Zugriffe

Details zu den Metriken

Ziel dieser Studie ist es, die analogen/HF-Leistungsmerkmale von Graphen-Nanoribbon (GNR)-Feldeffekttransistoren (FETs) mithilfe einer neuartigen Technik namens Underlap Engineering zu untersuchen. Die Studie verwendet selbstkonsistente atomistische Simulationen und den Nichtgleichgewichts-Green-Funktionsformalismus (NEGF). Zunächst wurde die optimale Unterlappungslänge für den GNR-FET je Gerät ermittelt, indem das Verhältnis von EIN-Strom (ION) zu AUS-Strom (IOFF) bewertet wurde, das ein kritischer Parameter für digitale Anwendungen ist. Anschließend wurde der Einfluss des Underlap-Engineerings auf analoge/HF-Leistungsmetriken analysiert und eine umfassende Kompromissanalyse unter Berücksichtigung von Parametern wie Eigenverstärkung, Transistoreffizienz und Gerätegrenzfrequenz durchgeführt. Die Ergebnisse zeigen, dass das Gerät mit dem Unterlappungsmechanismus eine überlegene Leistung in Bezug auf das ION/IOFF-Verhältnis, den Transkonduktanzerzeugungsfaktor (TGF), den Ausgangswiderstand (r0), die intrinsische Verstärkung (gmr0), das Verstärkungsfrequenzprodukt (GFP) und die Verstärkung aufweist Übertragungsfrequenzprodukt (GTFP). Allerdings weist das Gerät ohne den Unterlappungseffekt die höchste Transkonduktanz (gm) und Grenzfrequenz (fT) auf. Abschließend wurde eine Linearitätsanalyse durchgeführt, um das optimierte GNR-FET-Gerät mit dem herkömmlichen GNR-FET-Gerät ohne den Unterlappungseffekt zu vergleichen.

In den letzten Jahrzehnten kam es aufgrund des bekannten Mooreschen Gesetzes1,2 zu einer deutlichen Verkleinerung der Transistorgröße von Mikrometern auf Nanometer. Da jedoch die Nachfrage nach fortschrittlichen elektronischen Geräten weiter steigt, werden die Größenbeschränkungen von Transistoren auf Siliziumbasis immer schwieriger, und es wird irgendwann physikalische Grenzen für eine weitere Miniaturisierung geben. Das Haupthindernis in dieser Hinsicht ist das Auftreten von Kurzkanaleffekten (SCE), wie Leckstrom, Subthreshold Swing (SS), Drain-induzierte Barrierenabsenkung (DIBL) und Geschwindigkeitssättigung, die Folgen einer Verringerung des Abstands zwischen ihnen sind Quelle und Abfluss3,4,5. In jüngster Zeit haben Forscher aktiv umfangreiche Forschung betrieben, um neuartige Materialien zu erforschen, die diese Einschränkungen überwinden könnten. In der Folge hat sich Graphen zu einem äußerst bedeutsamen Material entwickelt, das im Bereich elektronischer Geräte große Aufmerksamkeit erregt hat. Dies liegt vor allem an seiner großen Verfügbarkeit und seinen kostengünstigen Eigenschaften, die es zu einer äußerst attraktiven Option für verschiedene elektronische Anwendungen machen6.

Graphen, das aus einer einzigen Schicht von Kohlenstoffatomen besteht, hat sich als äußerst vielversprechendes Material für zukünftige Halbleiterbauelemente, insbesondere in Hochfrequenzanwendungen, positioniert. Dies ist in erster Linie auf seine bemerkenswerten Eigenschaften zurückzuführen, darunter hervorragende Wärmeleitfähigkeit, hohe Sättigungsgeschwindigkeit, Flexibilität, beeindruckende mechanische Festigkeit und überlegene Trägermobilität7,8,9,10,11. Darüber hinaus machen die außergewöhnlichen Mobilitätseigenschaften von Graphen es zu einem hervorragenden Kandidaten für flexible und Hochfrequenzgeräteanwendungen (RF)12,13. Zusätzlich zu seinen vorteilhaften Eigenschaften führt das Fehlen von Bandlücken in Graphen bei relativ kurzen Kanälen zu einem schlechten Strom-AN/AUS-Verhältnis (ION/IOFF). Daher muss Graphen-Nanoribbon (GNR) hergestellt werden, um Graphen als Gerät zu verwenden, und das auf Graphen basierende Gerät ist als Graphen-Nanoribbon (GNR)-Feldeffekttransistor (FET) bekannt14,15.

Es wurden verschiedene Ansätze untersucht, um die elektrische Leistung von GNR-basierten FETs zu verbessern. Zu diesen Methoden gehören die Verwendung verschiedener dielektrischer Gate-Oxid-Materialien, Kanaldotierung, Dimensionsskalierung, Auswahl von Gate-Materialien mit spezifischen Austrittsarbeiten und die Einführung von Leerstellendefekten auf dem Kanal16,17,18,19,20,21,22,23,24,25 . Es besteht jedoch noch erheblicher Forschungsbedarf, insbesondere im Bereich der Kanallängentechnik. Frühere Studien haben gezeigt, dass die Implementierung einer Gate-Underlap-Struktur den Leckstrom, den Subthreshold-Swing (SS) und das Strom-EIN/AUS-Verhältnis26 verbessern kann. Die Einführung von Underlap-Architekturen trägt zur Reduzierung von Kurzkanaleffekten (SCEs) bei, indem die effektive Kanallänge des Geräts angepasst wird27. Außerdem werden Randkapazitäten28 und Gate-induzierte Drain-Leckage (GIDL)29 verringert, was zu einer geringeren Schaltleistung und einer verbesserten Eignung für Logikanwendungen führt. Allerdings führt die Unterlappung zwischen Gate und Source oder Drain zu einem Anstieg des Kanalwiderstands, was den Einschaltstrom verringert und die Geräteleistung beeinträchtigt. Um dieses Problem anzugehen, wird eine asymmetrische Unterlappungsstruktur bevorzugt, bei der die Unterlage auf der Ablaufseite angebracht wird30. Trotz dieser Fortschritte sind die bestehenden Methoden zur Verbesserung der Analog-/HF-Leistung von FETs nach wie vor unzureichend. Daher haben sich neuere Studien auf die Verbesserung der Analog-/HF-Leistung von GNR-FETs konzentriert. Dies motiviert zu weiteren Untersuchungen der analogen und HF-Leistungsmerkmale von GNR-FETs mit Unterlappungsstrukturen. Insbesondere mangelt es an früheren Untersuchungen, die das analoge/HF-Leistungsverhalten von GNR-FETs untersuchen, die den asymmetrischen Unterlappungsmechanismus verwenden.

Diese Forschungsstudie konzentriert sich auf die Untersuchung der Auswirkungen der Underlap-Technik auf Analog-/HF-Parameter in GNR-FETs für Anwendungen mit geringem Stromverbrauch. Um dieses Ziel zu erreichen, wird die NEGF-Methodik (Nichtgleichgewichts-Green-Funktion) eingesetzt, um die Gütezahlen (FOMs) im Zusammenhang mit der Analog- und HF-Leistung in GNR-FET-Geräten mit unterschiedlichen Unterlappungslängen zu untersuchen. Schlüsselparameter wie das Verstärkungsfrequenzprodukt (GFP) und das Verstärkungsübertragungsfrequenzprodukt (GTFP) werden analysiert, da sie für das Schaltungsdesign und Hochgeschwindigkeitsschaltanwendungen von entscheidender Bedeutung sind. Die Ergebnisse dieser Studie können als wertvolle Ressource für Forscher dienen, die an der Entwicklung neuartiger GNR-FETs beteiligt sind, die im Vergleich zu herkömmlichen FETs eine überlegene Leistung aufweisen. Darüber hinaus wird erwartet, dass diese Forschung die weitere Erforschung des Anwendungspotenzials von GNR-FETs in verschiedenen mehrdimensionalen Kontexten anregen wird.

Abbildung 1a und b veranschaulichen die Querschnittsansicht bzw. Draufsicht des simulierten 12-Armchair-Double-Gate (DG) GNR-FET mit Underlap-Engineering. Der Kanal und die Quelle/Drain werden durch eine 1,37 nm breite 2D-Graphenschicht gebildet. Die Gitterkonstante in GNR beträgt 2,46 Å und die Kohlenstoff-Kohlenstoff-Bindungslänge (d) beträgt 1,42 Å. Unser Fokus auf 12-Armchair-GNRs beruht auf früheren Untersuchungen, die darauf hindeuten, dass eine Bandlücke von 0,6 eV und eine effektive Masse von 0,064 m031,32,33, wobei m0 die freie Masse eines Elektrons darstellt, für die Erzielung einer optimalen Leistung unerlässlich sind. Die obere und untere Gate-Oxidschicht besteht aus HfO2. Wir variieren die Unterlappungslänge von 0 nm bis 10 nm und erhöhen sie um 2 nm. Die Source- und Drain-Bereiche sind mit Dotierstoffen vom n-Typ dotiert, während die Unterlappung und die Kanallänge (LG = 8 nm)26 intrinsische Bereiche sind. Die Simulationen werden mit einer festen Drain-Source-Spannung (VDS) bei einer Temperatur von 300 K durchgeführt. Die in der Gerätesimulation verwendeten Parameter sind in Tabelle 1 dargestellt.

Schematische Darstellung des GNR-FET: (a) Querschnittsansicht (b) Draufsicht (Das Bild zeigt nur die Oberfläche des GNR).

Um das Ziel zu erreichen, führt der atomistische Gerätesimulator NanoTCAD ViDES alle Simulationen innerhalb des NEGF-Frameworks (Nichtgleichgewichts-Green-Funktion)34 durch. Mit der Tight-Binding-Näherung werden die Wechselwirkungen zwischen einzelnen Kohlenstoffatomen in einem Graphen-Nanoband (GNR) auf atomarer Ebene beschrieben. Diese Wechselwirkungen betreffen insbesondere die C-C-Atome und sind auf die nächsten Nachbaratome beschränkt. Beim NEGF-Ansatz wird zunächst eine geeignete Hamilton-Matrix für den Kanal berücksichtigt. Die Simulation verwendete einen 2-Band-Hamiltonianer, ausgedrückt wie folgt35,36:

Die Parameter EA und EB repräsentieren die Energieniveaus am oberen Ende des Valenzbandes bzw. am unteren Ende des Leitungsbandes. Diese können als EB-EA = EG ausgedrückt werden, wobei EG die Bandlücke ist. Hierbei wird nur ein Atomorbital betrachtet und die primitive Elementarzelle besteht nur aus einem Atom, was zur Bildung eines einzigen Energiebandes führt. In dieser Simulation hat der In-Plane-Hopping-Parameter, bezeichnet als t, einen Wert von 2,7 eV31.

Nach der Definition der Hamilton-Matrix wird die Green-Funktion wie folgt berechnet: Ref.37:

Dies wird anhand früherer Arbeiten untersucht38. Nach Durchführung der Green-Funktionsberechnung wird die Schrödinger-Gleichung mit einer offenen Randbedingung gelöst, um die Elektronen- und Lochkonzentrationen zu erhalten. Anschließend wird die Elektronendichte mithilfe der Newton-Raphson-Iterationsmethode berechnet. Letztendlich wird die Landauer-Formel37 verwendet, um den Drain-Strom (ID) zu berechnen. In der Funktionsgleichung von Green repräsentieren E, I, H, \(\sum_{D}\) und \(\sum_{S}\) Energie, Identitätsmatrix, Material-Hamiltonoperator und Selbstenergiematrix an Drain- und Source-Anschlüssen. jeweils.

Um mit der Analyse zu beginnen, wird der aktuelle Simulator so kalibriert, dass er der in Ref. 39 dargestellten Gerätestruktur entspricht. Abbildung 2 zeigt, dass die erhaltenen Simulationen gut mit früheren Forschungsergebnissen übereinstimmen.

Kalibrierung der ID-VGS-Eigenschaften des Simulators und gemeldete39 Daten.

Sobald die Richtigkeit der Simulation mit der oben beschriebenen Methodik festgestellt wurde, wird am Drain-Ende eine Unterlappung in den Körper des GNR-FET eingeführt, um den Einfluss der Länge der asymmetrischen Unterlappung (UL) auf die Leistung des GNR-FET zu bewerten Geräte. Es ist wichtig klarzustellen, dass sich die Erwähnung von UL, sofern nicht ausdrücklich anders angegeben, auf den standardmäßigen asymmetrischen UL der Drain-Verlängerung bezieht.

Nach Bestätigung der Genauigkeit wird der Einfluss der UL-Technik auf die Übertragungseigenschaften von GNR-FETs untersucht. Abbildung 3 zeigt den Einfluss der UL-Länge im ID als Funktion der Gate-Source-Spannung (VGS) von GNR-FETs, bei denen die Unterlappungslänge von 0 nm bis 10 nm mit einer Schrittweite von 2 variiert wird -nm, um einen optimierten Unterlappungsstatus zu erhalten. Der optimierte Zustand des Geräts wird durch die Nutzung digitaler Leistungsmerkmale (FOM) und des Verhältnisses von EIN-Strom zu AUS-Strom erreicht. Die ID-Werte für den EIN-Zustand und den AUS-Zustand werden bei VDS = 0,3 V, VGS = 0,8 V bzw. VDS = 0,3 V, VGS = 0 V untersucht.

Übertragungseigenschaften von GNR-FETs mit unterschiedlicher Unterlappungslänge bei VDS = 0,3 V.

Aus Abb. 4 ist ersichtlich, dass im Gerät mit geringer Unterlappungslänge eine erhebliche Menge an DIBL vorhanden ist, was einen größeren IOFF bedeutet. Wenn die Unterlappungslänge zunimmt, nimmt der DIBL ab, was zu einem verringerten IOFF führt, ohne dass ION wesentlich gesenkt wird. Dadurch erhöht sich das ION/IOFF-Verhältnis. Die Unterlappungslänge steigt schließlich auf ein Niveau, bei dem DIBL keine Rolle mehr spielt. Infolgedessen wird eine kleine Änderung des IOFF als zunehmende Unterlappung angesehen. Allerdings erhöht die Erhöhung der Unterlappung den Gesamtwiderstand des Kanals, was den ION nach einem gewissen Punkt drastisch reduziert. Infolgedessen beginnt ION/IOFF zu sinken. Abbildung 5 zeigt das Oberflächenpotentialdiagramm der simulierten Struktur für verschiedene Unterlappungslängen. Aus Abb. 5 ist ersichtlich, dass die induzierte Inversionsladung des Geräts mit zunehmender Unterlappungslänge des Geräts zunimmt. Dadurch wird die Potenzialbarriere im UL-Bereich erhöht. Im Anschluss an die Beobachtung der Oberflächenpotentialkurve werden die Auswirkungen der UL-Technik auf das Übertragungsfenster für die Trägerübertragung untersucht. Abbildung 6 zeigt die Variation der Übertragungswahrscheinlichkeit mit der Energie, und es ist zu beobachten, dass mit zunehmender UL-Länge des Geräts die Übertragungswahrscheinlichkeitskurve abnimmt, was zu einem kleineren Drain-Strom führt39.

Variation von DIBL und aktuellem EIN/AUS-Verhältnis für unterschiedliche Unterlappungslängen.

Oberflächenpotentialdiagramm des Geräts bei VGS = 0,8 V.

Variation der Übertragungswahrscheinlichkeit mit der Energie bei VGS = 0,8 V.

Aus den obigen Diagrammen und der Diskussion geht klar hervor, dass der optimale Unterlappungspunkt bei einer UL-Länge von 6 nm erreicht wird. Von nun an wird für die weitere Analyse eine UL-Länge von bis zu 6 nm gewählt und die Ergebnisse mit einem herkömmlichen GNR-FET-Gerät verglichen, das zwischen den Gate- und Drain-Bereichen keine Unterlappungslücke aufweist.

In diesem Abschnitt werden die analogen Leistungs-FOMs des GNR-FET-Geräts erläutert. Die hier untersuchten und analysierten Parameter sind wie folgt: Transkonduktanz (gm), Transkonduktanzerzeugungsfaktor (TGF), Ausgangswiderstand (r0) und intrinsische Verstärkung (AV). Die Parameter gm und TGF werden wie folgt ausgedrückt:

Abbildung 7 zeigt die Änderungen von gm bezüglich VGS, wobei zu beobachten ist, dass gm zunächst schnell mit der Gate-Spannung ansteigt und schließlich einen Spitzenwert zu erreichen scheint und dann abnimmt. Diese steigende und fallende Tendenz in gm ist auf die ID-Variation des Geräts mit VGS zurückzuführen. Es ist ersichtlich, dass das Gerät mit UL = 6 nm einen geringeren gm aufweist. Dies liegt an der verminderten Beweglichkeit im Kanal aufgrund des erhöhten Kanalwiderstands bei UL-Technik. Der TGF ist ein weiterer entscheidender Faktor für analoge Anwendungen. Das Konzept von TGF bezieht sich auf die effektive Nutzung des Drainstroms zum Erreichen eines gewünschten gm-Werts. Ein höherer TGF-Wert deutet darauf hin, dass das Gerät gut für Verstärkerdesigns mit geringer Leistung geeignet ist. Abbildung 7 zeigt die Variation von TGF im Vergleich zu VGS. Aus Abb. 7 ist ersichtlich, dass sich die TGF-Kurve mit der UL-Struktur bei niedrigem VGS verbessert, obwohl es bei hohem VGS keine wesentliche Verbesserung gibt. Darüber hinaus wird der maximale TGF-Wert mit der UL = 6-nm-Struktur aufgrund des geringeren ID im GNR-FET mit dem UL-Effekt erreicht.

Variation von gm und TGF mit VGS bei VDS = 0,3 V.

Die Eigenverstärkung (AV) ist ein weiterer wichtiger FOM für den Analogbetrieb. Der AV sollte für eine optimale analoge Leistung so hoch wie möglich sein. Der AV kann wie folgt definiert und berechnet werden:

Aus der obigen Gleichung geht klar hervor, dass AV von r0 und gm des Geräts abhängt. Daher ist es erforderlich, die Variation von r0 zu verstehen, bevor man AV untersucht. Aus Abb. 8 ist ersichtlich, dass r0 mit der UL-Technik zunimmt. Dies ist auf die Vergrößerung des Kanalwiderstands mit der Unterlappungslänge zurückzuführen. Mit zunehmendem Kanalwiderstand nimmt die Leitfähigkeit des Kanals ab. Infolgedessen nimmt r0 mit der Unterlappungslänge zu.

Auftragung von r0 und AV mit VGS bei VDS = 0,3 V.

Abbildung 8 zeigt die Auswirkung von Underlap Engineering auf AV. Aus Abb. 8 geht hervor, dass AV zunächst ansteigt, schließlich den Spitzenwert erreicht und dann abnimmt. Der anfängliche Anstieg von AV kann auf die Dominanz von gm über r0 zurückgeführt werden. Wenn die Gate-Spannung steigt, nähert sich der Wert von gm für einen kürzeren Zeitraum von VGS einem konstanten Wert an, danach nimmt er ab, während r0 weiter abnimmt, was zu einer glockenförmigen AV-Kurve führt.

Um die Wirksamkeit und Durchführbarkeit von Unterschneidungen bei HF-Anwendungen von Geräten zu bewerten, sind zwei wesentliche HF-FOMs erforderlich. In diesem Abschnitt werden die Gate-Kapazität (CG) und die Grenzfrequenz (fT) analysiert.

Der Schwerpunkt eines Geräts ist ein wesentlicher FOM für HF-Anwendungen. Der CG eines Geräts kann als Verhältnis zwischen der Änderung der Ladungsträgerkonzentration und der Änderung der VGS berechnet werden. Die Variation von CG in Bezug auf VGS und den Unterlappungseffekt ist in Abb. 9 dargestellt. Es ist zu beobachten, dass mit der Einführung des Unterlappungseffekts die Gate-Kapazität des Geräts ansteigt. Der Spitzenwert von CG ohne UL-Mechanismus wird mit 1,46 fF beobachtet, während mit UL-Technik von 6 nm der maximale Kapazitätswert 2,25 fF beträgt.

Gate-Kapazität (CG) mit variierendem VGS.

Einer der entscheidenden Faktoren bei der Bestimmung der HF-Leistung eines Geräts ist die Grenzfrequenz (fT). Die Frequenz, bei der die aktuelle Verstärkung 0 dB beträgt, wird als fT bezeichnet. Der fT wird mit dem folgenden Ausdruck berechnet:

Abbildung 10 zeigt die fT-Variation mit ID für GNR-FET-Geräte. Nach Gl. (7), der fT hängt vom Verhältnis von gm zu CG ab; Und die GNR-FETs mit UL-Struktur haben einen kleineren gm-Wert und einen größeren CG-Wert. Daher ist es offensichtlich, dass fT bei Geräten mit UL-Mechanismus im Vergleich zu Geräten ohne Unterlappungseffekt abnimmt.

Grenzfrequenz (fT) mit unterschiedlichem ID.

Beim Entwurf analoger Schaltkreise ist das Erreichen eines Gleichgewichts zwischen Geräteeffizienz, Bandbreite und Eigenverstärkung ein entscheidender Faktor. Eine Kompromissanalyse kann verwendet werden, um den optimalen Betriebspunkt zu ermitteln, indem mehrere Metriken untersucht werden, darunter das Verstärkungsfrequenzprodukt (GFP) und das Verstärkungstranskonduktanzfrequenzprodukt (GTFP). GFP, berechnet als GFP = (\({g}_{m}{r}_{0}\)) fT, ist eine wichtige Eigenschaft für Operationsverstärker, die in Hochfrequenzanwendungen eingesetzt werden40.

Abbildung 11 zeigt die GFP-Variation mit VGS. Der Unterlappungseffekt erzeugt den maximalen GFP-Wert, während bei niedrigem und hohem VGS das GFP ohne Unterlappungseffekt einen höheren Wert aufweist. Um jedoch den besten Betriebspunkt für analoge Schaltkreise zu bestimmen, ist es wichtiger zu berücksichtigen, wie Geräteeffizienz, Eigenverstärkung und Frequenz in Einklang gebracht werden können. Als Ergebnis wird GTFP bewertet. Ein höherer GTFP-Wert ermöglicht es dem Schaltungsentwickler, Verstärkung, Transkonduktanz und Grenzfrequenz anzupassen, um den optimalen Betriebsbereich zu erreichen41. Das GTFP ist definiert als das Produkt von GFP und TGF. Abbildung 12 zeigt die Variation von GTFP mit VGS. Es ist zu beobachten, dass der GTFP-Wert aufgrund der höheren Transistoreffizienz und des höheren Ausgangswiderstands für das GNR-FET-Gerät mit Unterlappungstechnik am höchsten ist.

Diagramm von GFP mit VGS.

Darstellung von GTFP mit VGS.

In diesem Abschnitt analysieren wir den Einfluss der symmetrischen Unterlappungslänge auf die Übertragungseigenschaften des Geräts und vergleichen ihn mit der optimierten asymmetrischen Source/Drain-Erweiterung. Konkret betrachten wir für unseren Vergleich die optimierte asymmetrische Unterlappungslänge als UL = 6 nm und eine symmetrische Unterlappungslänge von 6 nm.

Abbildung 13 zeigt den Einfluss der Länge der asymmetrischen Unterlappung (UL) und der Länge der symmetrischen Unterlappung (SUL) auf den ID bezüglich der VGS von GNR-FETs. Aus Abb. 13 ist ersichtlich, dass der Antriebsstrom bei SUL 6 nm im Vergleich zur UL 6 nm-Unterlappung abnimmt, während der Ausschaltstrom erheblich zunimmt. Dies ist auf den erheblichen Einfluss des Serienwiderstands im Betriebsbereich zurückzuführen. Bei einem SUL-DG-FET gibt es einen Wechsel zwischen Durchlassstrom und Randkapazität. Der Einsatz der Underlap-Technik kann zwar die parasitäre Kapazität verringern, führt aber auch zu höheren Source-/Drain-Widerständen30. Um es für System-on-Chip-Anwendungen nutzbar zu machen, bei denen analoge und digitale Schaltkreise auf demselben integrierten Schaltkreis nebeneinander existieren, sollten Anstrengungen darauf gerichtet werden, das optimierte Gerät mit dem höchsten Ein-Aus-Stromverhältnis zu identifizieren.

ID -VGS von GNR-FETs mit asymmetrischer und symmetrischer Unterlappungslänge von 6 nm bei VDS = 0,3 V.

Linearität ist eine entscheidende Anforderung bei HF-Anwendungen42. Um ein verzerrungsfreies Ausgangssignal mit minimaler Intermodulation und Oberwellen höherer Ordnung zu erreichen, sind MOS-Geräte mit hoher Linearität unerlässlich. Nichtlinearität wird in diesem Zusammenhang typischerweise mit einer Transkonduktanz höherer Ordnung in Verbindung gebracht, die Ableitungen höherer Ordnung der Übertragungseigenschaften eines Transistors darstellt. In dieser Studie werden mehrere Metriken, nämlich gm2, gm3, VIP2 und IIP343, verwendet, um die HF-Linearität einer asymmetrischen Unterlappungslänge in der Nähe der Kanal-Drain-Verbindung zu bewerten und sie mit dem Gerät ohne Unterlappung zu vergleichen.

Wir konzentrieren uns zunächst auf die Auswirkungen von Transkonduktanz-FOMs höherer Ordnung, insbesondere gm2 und gm3, die durch Störung der Grundfrequenz zu Nichtlinearität führen können. Um dieser Nichtlinearität entgegenzuwirken, wird gm3 im Vergleich zu gm2 als dominanter Parameter betrachtet. Die Harmonischen gerader Ordnung in Schaltkreisen können durch symmetrische Topologien effektiv gemildert werden, wodurch die Auswirkungen von gm2 auf die Aufrechterhaltung einer hohen Linearität beherrschbar werden. Im Gegenteil, gm3 erweist sich als äußerst unvorhersehbar und setzt daher geringere Grenzen für die Verzerrung. Folglich ist die größtmögliche Minimierung der Amplituden von gm2 und gm3 entscheidend, um eine hohe Linearität in HF-Anwendungen zu erreichen.

Die Transkonduktanz zweiter Ordnung (gm2) und die Transkonduktanz dritter Ordnung (gm3). Die gm2 und gm3 werden als Ref.44 bestimmt:

Wenn ein Gerät im Vergleich zu einem anderen Gerät einen größeren Spitzenwert von gmn bei einem niedrigeren VGS aufweist, wird davon ausgegangen, dass es eine bessere Linearität aufweist45. Abbildung 14 zeigt die Variation von gm2, während Abb. 15 die Variation von gm3 mit VGS für untersuchte GNR-FET-Geräte zeigt. Es ist interessant, aus den Abbildungen hervorzugehen. Aus den 14 und 15 geht hervor, dass herkömmliche und UL-GNR-FET-Geräte erste Spitzenwerte von gm2 und gm3 bei demselben VGS aufweisen. Um das Gerät mit der besten Linearität unter den betrachteten Geräten zu bestimmen, sind daher weitere Untersuchungen von Linearitätsparametern wie VIP2 und IIP3 erforderlich.

Variation von gm2 mit VGS.

Variation von gm3 mit VGS.

VIP2 wird verwendet, um Verzerrungseigenschaften basierend auf Gleichstromparametern zu bewerten. Mit höheren Werten von VIP2 und IIP3 werden eine verbesserte Linearitätsleistung und eine geringere Verzerrung erreicht. Der IIP3 stellt den Eingangsleistungspegel dar, bei dem die Extrapolation dazu führt, dass die Leistung erster Ordnung gleich der Leistung dritter Ordnung ist. Ein hoher IIP3-Wert ermöglicht eine verbesserte Linearitätsleistung im Betrieb. VIP2 und IIP3 sind durch Ref. 42,43 gegeben:

wobei RS den Quellenwiderstand darstellt. Für die meisten HF-Anwendungen wird RS = 50 Ω berücksichtigt.

Die Variation von VIP2 mit VGS ist in Abb. 16 dargestellt. Aus der Abbildung ist ersichtlich, dass das Gerät ohne Underlap-Architektur im Vergleich zum UL-Design einen höheren VIP2-Wert aufweist. Abbildung 17 zeigt die Variation von IIP3 als Funktion von VGS. Aus Abb. 17 geht hervor, dass das Gerät ohne UL-Engineering den Maximalwert von IIP3 aufweist. Daher ist der GNR-FET ohne UL-Struktur im Vergleich zu den GNT-FET-Geräten mit Underlap-Architektur linearer.

Grundstück von VIP2 mit VGS.

Diagramm von IIP3 mit VGS.

In dieser Studie werden die Optimierung der Unterlappungslänge und die vergleichende Analyse von analogen und HF-FOMs für das GNR-FET-Gerät durchgeführt. Die Studie untersucht die Auswirkungen der Unterlappungsstruktur auf der Drain-Seite des GNR-Kanals in analogen und HF-Anwendungen und vergleicht sie mit einem idealen Gerät ohne Unterlappung im GNR-Kanal. Das optimierte Gerät mit Unterlappungsstruktur weist bemerkenswerte Verbesserungen auf, darunter eine Steigerung des ION/IOFF-Verhältnisses um 102 % und eine Verringerung des DIBL um 12,33 % im Vergleich zum herkömmlichen GNR-FET-Gerät ohne Unterlappung. In ähnlicher Weise weisen GNR-FETs mit Unterlappungsstrukturen im Vergleich zu herkömmlichen GNR-FET-Geräten einen Anstieg des TGF um 38,49 % und einen Anstieg der Eigenverstärkung um 54,32 % auf. Die Ergebnisse verdeutlichen auch signifikante Veränderungen bei den HF-Leistungskennzahlen, mit einem Anstieg der Gate-Kapazität um 53,41 %, einem Anstieg des GFP um 11,48 % und einem Anstieg des GTFP um 22,78 %. Allerdings ist die Grenzfrequenz der GNR-FETs im Vergleich zum idealen GNR-FET-Gerät um 43,3 % reduziert. Daher ist die Unterlappungstechnik in GNR-FETs besonders vorteilhaft für analoge Schaltungsanwendungen, bei denen eine hohe Transistoreffizienz (TGF), Verstärkung, GFP und GTFP von vorrangiger Bedeutung sind. Dieser Ansatz ermöglicht ein Gleichgewicht zwischen Geräteeffizienz, Verstärkung und Frequenz und eignet sich daher gut für Mittel- bis Hochfrequenzanwendungen. Aus Gründen der HF-Leistung und -Stabilität ist jedoch ein Gerät ohne Unterlappung vorzuziehen. Folglich zeigen die diskutierten Parameter eine hohe Empfindlichkeit gegenüber der Unterlappungsstruktur von GNR-FETs, und der Unterlappungsmechanismus kann verwendet werden, um die Leistung von Doppelgate-GNR-FETs basierend auf spezifischen Anwendungsanforderungen zu regulieren.

Die Daten, die die Ergebnisse dieser Studie stützen, sind auf begründete Anfrage beim entsprechenden Autor [[email protected]] erhältlich.

Ferain, I., Colinge, CA & Colinge, JP Multigate-Transistoren als Zukunft der klassischen Metalloxid-Halbleiter-Feldeffekttransistoren. Natur 479, 310–316. https://doi.org/10.1038/nature10676 (2011).

Artikel ADS CAS PubMed Google Scholar

Assad, F., Ren, Z., Vasileska, D., Datta, S. & Lundstrom, M. Zu den Leistungsgrenzen für Si-MOSFETs: Eine theoretische Studie. IEEE Trans. Elektronengeräte 47, 232–240. https://doi.org/10.1109/16.817590 (2000).

Artikel ADS CAS Google Scholar

Rawat, A., Gupta, AK & Rawat, B. Leistungsprojektion von 2D-materialbasierten CMOS-Invertern für Kanallängen unter 10 nm. IEEE Trans. Elektronengeräte 68, 3622–3629. https://doi.org/10.1109/TED.2021.3072880 (2021).

Artikel ADS CAS Google Scholar

F. D'Agostino, D. Quercia, Short-Channel Effects in MOSFETs, Introduction to VLSI design (EECS 467), 2000.

Anvarifard, MK & Nirmal, D. Schaffung eines stufenförmigen Energiebandes in einem neuartigen Doppel-Gate-GNRFET zur Verringerung der ambipolaren Leitung. IEEE Trans. Elektronengeräte 68, 2549–2555. https://doi.org/10.1109/TED.2021.3069442 (2021).

Artikel ADS CAS Google Scholar

Novoselov, KS et al. Elektrischer Feldeffekt in atomar dünnen Kohlenstofffilmen. Wissenschaft 306, 666–669. https://doi.org/10.1126/science.1102896 (2004).

Artikel ADS CAS PubMed Google Scholar

Geim, AKN & Novoselov, KS Der Aufstieg von Graphen. Nat. Mater. 6, 183–191. https://doi.org/10.1038/nmat1849 (2007).

Artikel ADS CAS PubMed Google Scholar

Rumyantsev, S. et al. Elektrische und Rauscheigenschaften von Graphen-Feldeffekttransistoren: Umgebungseinflüsse und Rauschquellen. J. Phys. Kondensiert. Matter 22, 395302. https://doi.org/10.1088/0953-8984/22/39/395302 (2010).

Artikel CAS PubMed Google Scholar

Palacios, T., Hsu, A. & Wang, H. Anwendungen von Graphengeräten in der HF-Kommunikation. IEEE-Komm. Mag. 48, 122–128. https://doi.org/10.1109/MCOM.2010.5473873 (2010).

Artikel Google Scholar

Schwierz, F. Graphene transistors. Nat. Nanotechnol. 5, 487–496. https://doi.org/10.1038/nnano.2010.89 (2010).

Artikel ADS CAS PubMed Google Scholar

Du, X. et al. Annäherung an den ballistischen Transport in suspendiertem Graphen. Nat. Nanotechnologie. 3, 491–495. https://doi.org/10.1038/nnano.2008.199 (2008).

Artikel ADS CAS PubMed Google Scholar

Kim, S. et al. Realisierung eines hochmobilen Dual-Gate-Graphen-Feldeffekttransistors mit Al2O3-Dielektrikum. Appl. Physik. Lette. 94, 062107. https://doi.org/10.1063/1.3077021 (2009).

Artikel ADS CAS Google Scholar

Novoselov, KS et al. Zweidimensionales Gas aus masselosen Dirac-Fermionen in Graphen. Natur 438, 197–200. https://doi.org/10.1038/nature04233 (2005).

Artikel ADS CAS PubMed Google Scholar

Rawat, B. & Paily, R. Leistungsbewertung von zweischichtigen Graphen-Nanoband-Tunnel-FETs für digitale und analoge Anwendungen. IEEE Trans. Nanotechnologie. 16, 411–416. https://doi.org/10.1109/TNANO.2017.2675939 (2017).

Artikel ADS CAS Google Scholar

Banadaki, YM & Srivastava, A. Untersuchung der breitenabhängigen statischen Eigenschaften von Graphen-Nanoband-Feldeffekttransistoren unter Verwendung eines nichtparabolischen quantenbasierten Modells. Festkörperelektron. 111, 80–90. https://doi.org/10.1016/j.sse.2015.05.003 (2015).

Artikel ADS CAS Google Scholar

Wang, X. et al. Elektrisch konfigurierbarer Graphen-Feldeffekttransistor mit abgestuftem Potential-Gate. Nano Lett. 15, 3212–3216. https://doi.org/10.1021/acs.nanolett.5b00396 (2015).

Artikel ADS CAS PubMed Google Scholar

Saremi, M. et al. Modellierung von leicht dotierten Drain- und Source-Graphen-Nanoband-Feldeffekttransistoren. Übergitter-Mikrostruktur. 60, 67–72. https://doi.org/10.1016/j.spmi.2013.04.013 (2013).

Artikel ADS CAS Google Scholar

Tamersit, K. Leistungssteigerung eines ultraskalierten Doppel-Gate-Graphen-Nanoband-Tunnel-Feldeffekttransistors mithilfe der Kanaldotierungstechnik: Quantensimulationsstudie. Int. J. Electron. Komm. (AEÜ) 122, 153287. https://doi.org/10.1016/j.aeue.2020.153287 (2020).

Artikel Google Scholar

Anvarifard, MK, Ramezani, Z. & Amir Ghoreishi, S. Ein ballistisches Transport-Nanogerät basierend auf Graphen-Nanoband-FET durch verbesserte Produktivität sowohl für Niederspannungs- als auch für Hochfrequenz-Oszilloskope. ECS J. Solid State Sci. Technol. 11, 061008. https://doi.org/10.1149/2162-8777/ac77ba (2022).

Artikel ADS Google Scholar

Eshkalak, MA, Faez, R. & Haji-Nasiri, S. Ein neuartiger Graphen-Nanoband-Feldeffekttransistor mit zwei verschiedenen Gate-Isolatoren. Physica E Low-Dimensional Syst. Nanostruktur. 66, 133–139. https://doi.org/10.1016/j.physe.2014.10.021 (2015).

Artikel ADS CAS Google Scholar

Maedeh Akbari, E. & Anvarifard, MK Ein neuartiger Graphen-Nanoband-FET mit einem zusätzlichen elektrischen Spitzenfeld (EFP-GNRFET) zur Verbesserung der elektrischen Leistung. Physik. Lette. A 381, 1379. https://doi.org/10.1016/j.physleta.2017.02.032 (2017).

Artikel ADS CAS Google Scholar

Ouyang, Y., Yoon, Y. & Guo, J. Skalierungsverhalten von Graphen-Nanoband-FETs: Eine dreidimensionale Quantensimulationsstudie. IEEE Trans. Elektronengeräte 54, 2223–2231. https://doi.org/10.1109/TED.2007.902692 (2007).

Artikel ADS CAS Google Scholar

Mencarelli, D. & Pierantoni, L. Analyse der Metallarbeitsfunktionsabhängigkeit des Ladungstransfers in kontaktierten Graphen-Nanobändern. Nanomat. Nanotechnologie. 2, 1. https://doi.org/10.5772/54995 (2012).

Artikel CAS Google Scholar

Ramezani, Z. & Ali, AO Dual-Metal-Gate-Tunnel-Feldeffekttransistoren auf Basis von MOSFETs: Ein 2-D-Analyseansatz. Übergitter-Mikrostruktur. 113, 41–56. https://doi.org/10.1016/j.spmi.2017.09.042 (2018).

Artikel ADS CAS Google Scholar

Chang, S. et al. Auswirkungen von Leerstellendefekten auf Graphen-Nanoband-Feldeffekttransistoren. Micro Nano Lett. 8, 816–821. https://doi.org/10.1049/mnl.2013.0457 (2013).

Artikel CAS Google Scholar

Tamersit, K., Ramezani, Z. & Amiri, IS Verbesserte Leistung von Sub-10-nm-Band-zu-Band-Tunneln von nin-Graphen-Nanoband-Feldeffekttransistoren mithilfe von Underlap Engineering: Eine Quantensimulationsstudie. J. Phys. Chem. Feststoffe 160, 110312. https://doi.org/10.1016/j.jpcs.2021.110312 (2022).

Artikel CAS Google Scholar

Trivedi, VP & Fossum, JG Nanoskalige FinFETs mit Gate-Source/Drain-Unterlappung. IEEE Trans. Elektronengeräte 52, 56–62. https://doi.org/10.1109/TED.2004.841333(410) (2005).

Artikel ADS Google Scholar

Bansal, A., Paul, BC & Roy, K. Modellierung und Optimierung der Randkapazität nanoskaliger DGMOS-Geräte. IEEE Trans. Elektronengeräte 52, 256–262. https://doi.org/10.1109/TED.2004.842713 (2005).

Artikel ADS CAS Google Scholar

Sachid, A. et al. Gate-Streifen-induzierte Barrierenabsenkung in Underlap-FinFET-Strukturen und deren Optimierung. IEEE Electron Device Lett. 29, 128–130. https://doi.org/10.1109/LED.2007.911974 (2008).

Artikel ADS CAS Google Scholar

Koley, K. et al. Unterschwellige Analog-/HF-Leistung von Underlap-DG-FETs mit asymmetrischen Source-/Drain-Erweiterungen. Mikroelektron. Zuverlässig. 52, 2572–2578. https://doi.org/10.1016/j.microrel.2012.06.110 (2012).

Artikel Google Scholar

Sohn, Y.-W. et al. Energielücken in Graphen-Nanobändern. Physik. Rev. Lett. 97, 216803. https://doi.org/10.1103/PhysRevLett.97.216803 (2006).

Artikel ADS CAS PubMed Google Scholar

Fiori, G. & Iannaccone, G. Simulation von Graphen-Nanoband-Feldeffekttransistoren. IEEE Electron Device Lett. 28, 760–762. https://doi.org/10.1109/LED.2007.901680 (2007).

Artikel ADS CAS Google Scholar

Sako, R., Hosokawa, H. & Tsuchiya, H. Computergestützte Untersuchung der Kantenkonfiguration und Quantenbeschränkungseffekte auf den Transport von Graphen-Nanobändern. IEEE Electron Device Lett. 32, 6–8. https://doi.org/10.1109/LED.2010.2086426 (2011).

Artikel ADS CAS Google Scholar

NanoTCAD ViDES, März 2022. http://vides.nanotcad.com/vides.

TK Agarwal, Device-Circuit-Co-Design von 2D-Material-basierten Geräten für zukünftige Elektronik, ARENBERG DOCTORAL SCHOOL, Fakultät für Ingenieurwissenschaften, (2018).

Lovarelli, G., Calogero, G., Fiori, G. & Iannaccone, G. Multiskalige pseudoatomistische Quantentransportmodellierung für Van-der-Waals-Heterostrukturen. Physik. Rev. Appl. 18, 034045. https://doi.org/10.1103/PhysRevApplied.18.034045 (2022).

Artikel ADS CAS Google Scholar

Datta, S. Nanoskalige Gerätemodellierung: Die Green-Funktionsmethode. Übergitter-Mikrostruktur. 28, 253–278. https://doi.org/10.1006/spmi.2000.0920 (2000).

Artikel ADS CAS Google Scholar

Nazari, A., Faez, R. & Shamloo, H. Modellvergleich von Graphen-Nanoband-Feldeffekttransistoren mit einzelnem Leerstellendefekt. Übergitter-Mikrostruktur. 97, 28–45. https://doi.org/10.1016/j.spmi.2016.06.008 (2016).

Artikel ADS CAS Google Scholar

Yoon, Y. et al. Leistungsvergleich von Graphen-Nanoband-FETs mit Schottky-Kontakten und dotierten Reservoirs. IEEE Trans. Elektronengeräte 55, 2314–2323. https://doi.org/10.1109/TED.2008.928021 (2008).

Artikel ADS CAS Google Scholar

Mohapatra, SK et al. Das Leistungsmaß des GS-DG-MOSFET: Ein Einfluss der Metall-Gate-Arbeitsfunktion. Nanowissenschaften. Nanotechnologie. 5, 025002. https://doi.org/10.1088/2043-6262/5/2/025002 (2014).

Artikel CAS Google Scholar

Pratap, Y. et al. Leistungsbewertung und Zuverlässigkeitsprobleme von verbindungslosen CSG-MOSFETs für RFIC-Design. IEEE Trans. Gerätematerial. Zuverlässig. 14, 418–425. https://doi.org/10.1109/TDMR.2013.2296524 (2014).

Artikel CAS Google Scholar

Kaya, S. Wei Ma, Optimierung der HF-Linearität in DG-MOSFETs. IEEE Electron Device Lett. 25, 308–310. https://doi.org/10.1109/LED.2004.826539 (2004).

Artikel ADS CAS Google Scholar

Kumar, SP et al. Vergleich der Gerätelinearität und der Intermodulationsverzerrung eines Dual-Material-Gates und eines herkömmlichen AlGaN/GaN-Transistors mit hoher Elektronenmobilität. Mikroelektron. Zuverlässig. 53, 587–596. https://doi.org/10.1016/j.microrel.2010.09.033 (2011).

Artikel CAS Google Scholar

Kondekar, PN et al. Design und Analyse polaritätsgesteuerter elektrisch dotierter Tunnel-FET mit Bandlückentechnik für Analog-/HF-Anwendungen. IEEE Trans. Elektronengeräte 64, 412–418. https://doi.org/10.1109/TED.2016.2637638 (2017).

Artikel ADS CAS Google Scholar

Tripathie, MR et al. III-V/Si-Staffeled-Heterojunction-basierte Source-Pocket-vertikale TFETs für Anwendungen mit geringem Stromverbrauch. Übergitter-Mikrostruktur. 142, 106494. https://doi.org/10.1016/j.spmi.2020.106494 (2020).

Artikel CAS Google Scholar

Referenzen herunterladen

Abteilung für Elektrotechnik, IIT Dhanbad, Dhanbad, 826004, Indien

MD Akram Ahmad und Jitendra Kumar

Sie können diesen Autor auch in PubMed Google Scholar suchen

Sie können diesen Autor auch in PubMed Google Scholar suchen

MAA: Analyse, Schreiben – Originalentwurf. JK: Konzeptualisierung, Supervision.

Korrespondenz mit Md Akram Ahmad.

Die Autoren geben an, dass keine Interessenkonflikte bestehen.

Springer Nature bleibt neutral hinsichtlich der Zuständigkeitsansprüche in veröffentlichten Karten und institutionellen Zugehörigkeiten.

Open Access Dieser Artikel ist unter einer Creative Commons Attribution 4.0 International License lizenziert, die die Nutzung, Weitergabe, Anpassung, Verbreitung und Reproduktion in jedem Medium oder Format erlaubt, sofern Sie den/die ursprünglichen Autor(en) und die Quelle angemessen angeben. Geben Sie einen Link zur Creative Commons-Lizenz an und geben Sie an, ob Änderungen vorgenommen wurden. Die Bilder oder anderes Material Dritter in diesem Artikel sind in der Creative-Commons-Lizenz des Artikels enthalten, sofern in der Quellenangabe für das Material nichts anderes angegeben ist. Wenn Material nicht in der Creative-Commons-Lizenz des Artikels enthalten ist und Ihre beabsichtigte Nutzung nicht gesetzlich zulässig ist oder über die zulässige Nutzung hinausgeht, müssen Sie die Genehmigung direkt vom Urheberrechtsinhaber einholen. Um eine Kopie dieser Lizenz anzuzeigen, besuchen Sie http://creativecommons.org/licenses/by/4.0/.

Nachdrucke und Genehmigungen

Ahmad, MA, Kumar, J. Das Verständnis der Auswirkungen einer effizient optimierten Unterlappungslänge auf analoge/HF-Leistungsparameter von GNR-FETs. Sci Rep 13, 13872 (2023). https://doi.org/10.1038/s41598-023-40711-7

Zitat herunterladen

Eingegangen: 28. Mai 2023

Angenommen: 16. August 2023

Veröffentlicht: 24. August 2023

DOI: https://doi.org/10.1038/s41598-023-40711-7

Jeder, mit dem Sie den folgenden Link teilen, kann diesen Inhalt lesen:

Leider ist für diesen Artikel derzeit kein Link zum Teilen verfügbar.

Bereitgestellt von der Content-Sharing-Initiative Springer Nature SharedIt

Durch das Absenden eines Kommentars erklären Sie sich damit einverstanden, unsere Nutzungsbedingungen und Community-Richtlinien einzuhalten. Wenn Sie etwas als missbräuchlich empfinden oder etwas nicht unseren Bedingungen oder Richtlinien entspricht, kennzeichnen Sie es bitte als unangemessen.